Verilog与标准化－－ 学习verilog的第一篇笔记

英文原文网站：http://www.verilog.com/
Verilog HDL于1985年起源于自动化集成设计系统公司(Automated Integrated Design Systems)，该公司后来改名为Gateway设计自动化公司(Gateway Design Automation)，为Phil Moorby设计。Phil Moorby还是Verilog-XL的首席设计师，也是Cadence的创始人之一。因为Verilog-XL，Gateway发展迅速，后来被Cadence收购。 Verilog最初是作为一门仿真语言出现的，后来才慢慢用于综合。
80年代末期，出于VHDL的崛起，Cadence决定在1990年将verilog推向公共领域，OVI(Open Verilog International)应运而生，但当时Verilog仍然为Cadence所私有，在1991年OVI成立时，诸如Chronologi、Frontline Design Automation等小公司开始开发verilog仿真器。1992年第一款verilog仿真器就面世了，以后Verilog的市场快速成长。1994年，verilog相关的工具的销售超过7500万美元，成为市面上最成功的HDL。现如今，已有了很多成熟的仿真器。
1993年，IEEE成立一个工作组VSG(IEEE Standards Group for Verilog的简称)，挂靠在设计自动化委员会下，开始制定verilog的IEEE标准，并在1995年完成标准化，称为IEEE 1364-1995。之后在2002年3月，发布修订版，被称为IEEE 1364-2001。由于存在较大错误，于2003年再发布了一个修订版，被称为IEEE 1364-2001 C修订版。
成为国际标准后，verilog市场继续扩张，在1998年，verilog相关市场已经达到1亿5千万美元。
之后，IEEE组建了一个新的工作组，IEEE P1800，连同Accellera一起扩展IEEE 1364，IEEE P1800同时还致力于system verilog的标准化工作。在2004年，IEEE 1364委员会解散，IEEE 1364的维护也交给IEEE P1800。