帖子列表

• 弱弱的问一下，这个表达式用verilog怎么...

  colinwang 发表于: 2006-10-05, 回复: 10

  cur=1e-7*(exp((v(vout)-v(n1))/((v(vph)-v(n2))/0.026/39))-1)

• 这里的人气好差呀.斑竹为什么不采取措施呢

  fjjilin 发表于: 2006-08-28, 回复: 3

  每次来到 这里有很多问题 但是看到这里没有人问.自己也不好意思问了. 再加上人气少.确实不敢张口 也不知道斑竹怎么也不着急 真是的 很是郁闷 越学越茫然呀

• 问一个利用4选1实现F(x,y,z)=xz+yz&...

  big_singman 发表于: 2006-05-26, 回复: 5

  给的答案是： x,y作为4选1的数据选择输入，四个数据输入端分别是z或者z的反相，0，1 我做的答案是： 选择信号是1和Z 数据接X.Y,其他两个任意，我是通过化简四选一的布...

• 自己写的计数器，希望大家提意见！

  clarke 发表于: 2006-05-08, 回复: 7

  /*+FHDR-------------------------------------------------------- file name: counter4.v Author:   Clarke.Lee E-mail:   clarke.lee@163.com -...

• 光通信集成电路设计

  wldjy 发表于: 2006-04-19, 回复: 3

  请问：   谁有Razavi的《光通信集成电路设计》的电子版，可以共享一下吗？因要急用，恳望帮忙！

• 上传verilog/vhdl的source sight文件

  mws 发表于: 2006-04-18, 回复: 11

  verilog and vhdl的source insight 文件。

• 认师父

  chuyunfei88 发表于: 2006-04-11, 回复: 3

  本人在学Verilog语言，希望有师父带我，我会好好学的

• 求助在线等--如何实现上升沿输出

  shine 发表于: 2006-04-10, 回复: 4

  如题 如何用VHDL语言写程序输出一个简单的上升沿呢？ 代码要求尽量简单 请高手指教 谢谢

• assert 和 cover的区别是??

  design_c 发表于: 2006-04-06, 回复: 4

  assert property 和 cover property的区别在何处? 我的理解是 cover 在判断property 有没有被覆盖. assert 判断property满足与否. 是不是有assert就够了? assert的报告...

• 一个不正规的串行通讯

  clarke 发表于: 2006-04-04,

  自己写了一个不正规的串行通讯，希望大家能够指正缺点，欢迎讨论。 模块示意图： 功能描述： 将发送端接收到的一个并行数据通过串行线SDA,SCL传送给接收端的一个八...

• 偶在这里搞了自己的第一个“博客”

  yiturn 发表于: 2006-04-04, 回复: 4

  目前主要想结合自己学习verilog 2001的想法，做些笔记。 系列帖子将采用如下思路： 1，从verilog能为我们作什么出发：首先放在verilog提供的系统函数上。这样是基于这样...

• 求救：怎么实现可综合的SDRAM控制器的测...

  seraph_ll 发表于: 2006-04-02, 回复: 7

  求救：怎么实现可综合的SDRAM控制器的测试平台 最近完成一个SDRAM控制器的程序，但我们的一个老师让把测试平台写成可综合的，他希望可以把测试平台也放到硬件里面，他说...

• 新人寻书

  zhenya 发表于: 2006-03-31, 回复: 4

  <the art of verification with systemverilog> 很想看看这本书~

• 请教异步FIFO的问题

  pengfan 发表于: 2006-03-28, 回复: 5

  最近看异步FIFO的资料，有几个问题想请教大家，问题描述如下： Simulation and Synthesis Techniques for Asynchronous FIFO Design文章2.2Asynchronous FIFO pointers有...

• 刚来送大家一本书吧~清华的超大规模电路...

  rvisk 发表于: 2006-03-16, 回复: 9

  欢迎大家常来~~~~ 书8部分，我慢慢传上

• 超级链接 -- Verilog

  5life 发表于: 2006-03-05,

  1. The Verilog Hardware Description Language, 5th Edition http://www.eetop.com.cn/cgi-bin/ ... ic=3208&show=25 2. Prentice.Verilog.HDL.A.Guide.To.Dig...

• The Verilog Hardware Description Lang...

  5life 发表于: 2006-03-04, 回复: 10

  下载地址为： http://www.eetop.com.cn/cgi-bin/topic.cgi?forum=5&topic=3208&show=25 The Verilog® Hardware Description Language, Fifth Edition Donald E...

• 请教“RTL层设计时，可以精确到管脚和比...

  pengfan 发表于: 2006-03-03, 回复: 7

  请教“RTL层设计时，可以精确到管脚和比特”怎么理解呢？ 怎么理解这句话里面的管脚和比特呢？能否麻烦大侠举例说说。谢谢拉！！！

• 推荐，《集成电路设计透视》第二版

  rick_wang 发表于: 2006-03-02, 回复: 19

  很好的书。相当经典。我在china－pub上买了，50多元。 想扫描后传上来，可实在太多了（扫了50多页就累死了）。 手上只有的一章的电子版。如果谁有完整的，就share一下吧...

• verilog , vera ,e , systemc compare

  xworld2008 发表于: 2006-02-10, 回复: 13

  Verification is very hard, so we need the most powerful language. I have some feel about verilog and other language, and i will talk what i feel.   ...