帖子列表

• vera现在做验证好像很火。不过有好些人怎...

  aixinjueluoy 发表于: 2006-07-12, 回复: 4

  大家好，讨论一下 如果学这方面的东西到底用那个比较好？不至于学完了用不上就over了

• 新手使用vera，老是报错： parse error ...

  mm_zhou1983 发表于: 2006-07-11, 回复: 1

  执行vera -cmp -g router.vr后 报错："router.if.vrh", line 10 : parse error input do PSAMPLE ; .if.vrh是使用vera生成的呀，这也有错 大家看看哪里有...

• 各位前辈好谁能帮忙给个中文版的vera教程...

  jnfn.com 发表于: 2006-07-03, 回复: 7

  各位前辈好谁能帮忙给个中文版的vera教程呢 小弟新手上路多多指教 Jnfn.com@tom.com

• 求Magellan的user manual

  real_ddt 发表于: 2006-07-01,

  如题 大家有不有啊 希望上传一份

• 请教一个Vera问题

  paolocheng 发表于: 2006-05-17, 回复: 2

  小弟刚开始接触vera，因为工作站只有ncsim，如是就按照user guide的步骤，但ncelab时就出现两个警告说找不到libvpi.so和libpli.so，另外*_shel.v程序中所有用到$  ...

• 请教openvera语法问题

  aimechen 发表于: 2006-04-29, 回复: 11

  在openvera中{ }的用法： 如拼接两个寄存器：a＝8‘b10000000，b＝8’b11000000 c={a, b}拼接出c=16'b1000000011000000即：拼接是都是寄存器的高位在前 如果拼接出如...

• Reference Model 用什么语言写？

  kevin8228 发表于: 2006-04-18, 回复: 9

  大家的Reference Model 用什么语言写？ SystemVerilog 还是Systemc

• 关于system verilog的可综合问题

  yifeier 发表于: 2006-04-14, 回复: 4

  是不是sv中的可综合代码还是与以前一样啊？诸于interface,全局变量这类东西，能综合么？

• 大家谈谈验证方向问题！

  ydragon 发表于: 2006-04-12, 回复: 8

  现在很多公司在推systemverilog，用它做验证和vera是不同的 应该继续深入学习vera用法呢还是熟悉vera一般验证方法就可以了 以后转systemverilog，毕竟像RVM这样的东东还...

• SystemVerilog实用验证研讨会

  xlzhang 发表于: 2006-03-29, 回复: 4

  http://www.szicc.net/function/edu/train/synopsys060407.htm

• DATA and Transaction modeling in RVM

  aimechen 发表于: 2006-03-26, 回复: 2

  在RVM中的DTAT类和Transaction类都是寄存RVM_DATA类，这两种有什么区别呢。 我在写程序时，基本上把data和operation都写在一起了。

• 采用RVM进行验证的一点心得

  foruid 发表于: 2006-03-24, 回复: 10

  RVM现在已经被我们大规模使用，其最大的优点是为用户提供了一个切实可行，科学的验证框架；另外一个有点就是它的可重用性，我们现在的项目利用RVM从模块级验证可以很方便...

• vera——HDL_NODE的用法

  aimechen 发表于: 2006-03-21, 回复: 12

  只是一个简单的例子

• vera中如何对ram初始化？

  danpian 发表于: 2006-03-18, 回复: 6

  我知道在verilog里可以用系统任务$readmemh对黑盒ram进行初始化，请问如何在vera中对ram初始化。 还有个类似的问题就是vera怎样访问verilog模块里的内部变量。

• 使用vera写monitor中遇到的问题

  hollyshan 发表于: 2006-03-15, 回复: 10

  最近几天一直在试着写一个monitor出来，可是总觉得无从下手，想了下，monitor主要是要把程序运行的各个阶段一些主要信号的变化情况以事务级的方式表现出来，而要出现变化...

• 如何在子类中对父类的枚举进行追加?

  alexwan 发表于: 2006-03-14, 回复: 3

  RT. 如果在子类中,觉得父类声明的枚举元素不够多,如何来完成追加这个动作?? 请大家指点.

• vera学习者进来指点一下啊！

  hollyshan 发表于: 2006-02-28, 回复: 11

  各位大虾好，我现在是用vera写了个验证平台，其实我觉得我写的这个验证平台太简单了，根本没有见到vera真正的好处，下一步又要写vip，可我总觉得vip与我现在的这个testb...

• 哪位大虾有openvera语言的教程，请大虾传...

  kof9898 发表于: 2006-02-24, 回复: 23

  哪位大虾有openvera语言的教程，请大虾传上来一下啊

• RVM

  wagewage 发表于: 2006-02-14, 回复: 5

  RVM是不是目前比较先进的一种验证方法？验证理论、验证语言、验证工具发展这么快,我都搞不清楚应该学哪一种，应该用哪一种？ 不知有没有学习rvm的必要，愿听听各位的高见！

• 在ntb中可以用RVM吗？还是一定要用vera？

  wagewage 发表于: 2006-02-14, 回复: 6

  我不清楚采用rvm需要用到哪些软件