帖子列表

• Help:low power design

  flowerah2 发表于: 2006-10-09, 回复: 4

  刚接触低功耗，我看了有关的论文，虽然明白了门控时钟的原理，但是我还是不清楚，给出一个design，门控时钟如何插入？请高手告诉我流程，谢谢帮助！

• Question about Power analysis

  cat2uk 发表于: 2006-10-05, 回复: 2

  my problem: When a design like this, for example top a b sram I synthesised it with DC and verified the nestlist was correct. I set the...

• Power Estimation Tool

  ahan 发表于: 2006-10-03,

  Somebody tell me that Sequence Tool－PowerTheater can estimate the power of chip from RTL code which have about 10% warp! Do Anybody have the same experienc...

• RTL级的低功耗设计技巧

  5life 发表于: 2006-10-03, 回复: 11

  关闭未被使用的电路 a. 门控时钟 b. 操作数隔离选择低功耗的逻辑结构优化FSM状态编码和数据通路减少glitch信号最小化“dont care”状态出现提取共用项优化内嵌的存储器...

• Customer Quotes

  rickyice 发表于: 2006-09-07,

  "PowerTheater is the only solution for RTL power analysis to help us reduce power consumption by 30% from an existing design in a relatively short time, with...

• 现在寄存器传输级的低功耗设计有没有一些...

  aixinjueluoy 发表于: 2006-07-31, 回复: 4

  我查到的一些资料里都是介绍的一般常用的三种方法：门控时钟、操作数隔离和存储器分区访问。我总结出来的，好像基本上就是在介绍这三种，其中门控时钟更是说的不计其数了...

• low power

  rickyice 发表于: 2006-07-30, 回复: 7

  low power

• Fight the Power

  rickyice 发表于: 2006-07-25, 回复: 3

  Fight the Power

• 热完整性：低功耗IC数字设计必备的技术

  rickyice 发表于: 2006-07-05, 回复: 3

  作者：Michael Santarini, EDN高级编辑 在本年度的设计自动化大会上，新老供应商都争相推出功率设计工具，旨在为数字 IC 设计师提供评估功耗的一种更好方法。...

• 大家讨论一下自己在设计时时如何考虑低功...

  rickyice 发表于: 2006-06-28, 回复: 25

  大家讨论一下自己在设计时时如何考虑低功耗的？

• 功耗源

  yifeier 发表于: 2006-06-28, 回复: 4

  分析功耗从分析功耗源开始，任何低功耗设计都是针对功耗源来做功耗的优化的 现在的大多数ic中，最重要的功耗源是电平翻转引起的功耗，电平翻转的时候，一半的耗能用于充...

• PrimePower Manual.

  rickyice 发表于: 2006-06-28, 回复: 9

  PrimePower Manual.

• 功耗分析？？

  aixinjueluoy 发表于: 2006-06-28, 回复: 4

  请问一些对功耗分析有经验的同行，在业界现在设计芯片的时候对功耗要求比以前强多了 一般都使用什么工具？最长用，而且得到的结论比较准确的工具有什么？ 我也听到很多人...

• 有没有有关prime power的资料？？

  aixinjueluoy 发表于: 2006-06-28, 回复: 2

  谁有prime power的手册，可不可共享一下，或者告知下载地址 多谢！

• 恭喜该版开张！

  aixinjueluoy 发表于: 2006-06-28, 回复: 2

  高兴啊！！！！

• IC Power Consumption with Power Compiler

  rickyice 发表于: 2006-06-27, 回复: 15

  IC Power Consumption with Power Compiler

• Power Reduction Through RTL Clock Gating

  rickyice 发表于: 2006-06-27, 回复: 13

  Power Reduction Through RTL Clock Gating

• EDA aids power management in the desi...

  rickyice 发表于: 2006-06-27,

  Designers get the environment needed to achieve system-level power/performance estimation. Today, one in five IC designs fail in tape-out due to power-rela...

• Placement-Driven Power Optimization a...

  rickyice 发表于: 2006-06-27, 回复: 1

  Today, chip designers are finding that traditional approaches to power reduction are no longer sufficient to meet their power goals. Enhanced clock gating, g...

• Power

  rickyice 发表于: 2006-06-27,

  Suddenly, We Care For years it was like a slogan. "FPGAs are nice, but they're power hogs." For the customers that kept the lights on, howeve...